課程大綱：Calibre與Cliosoft技術培訓
第一階段
1，如何使用Cablibre DRC and LVS（flat and hierarchical兩種模式）；
2，如何通過Calibre RVE（Results Viewing Environment）分析DRC和LVS的結果；
3,Calibre規則文件的基本描述，如定義版圖和邏輯圖數據的輸入、DRC和LVS的輸出結果、層定義、中間層的產生、DRC規則檢查、LVS晶體管的識別和連接關系的定義等；
4,DRC規則檢查，如寬度、間距、包含關系的檢查；
5,一些復雜的DRC檢查，如天線規則、金屬密度規則；
6,如何實現網表對網表的比較、版圖對版圖的比較；
7,定位LVS的相關問題，如短路和開路、pin swapping、軟連接和標示字等問題；
8,Calibre與其他EDA供應商的工具的接口。
第二階段
1、Extraction_basics_review
2、xRC_basics_review
3、Extracting_with_xrc_review
4、Leveraging_hierarchy_revie
5、Lab
第三階段
1、Netlists_review
2、Reduction_techniques_review
3、Flows_review
4、PEX_Rules_review
5、Lab
第四階段 Mentor Calibre 深亞微米物理驗證
1， 如何使用 Cablibre DRC and LVS （ flat and hierarchical 兩種模式）；
如何通過 Calibre RVE （ Results Viewing Environment ）和版圖編輯器分析 DRC 和 LVS 的結果進行查錯；
了解 Calibre 規則文件里各種的格式描述，如版圖和邏輯圖數據的輸入格式、 DRC 和 LVS 的輸出結果、層定義、中間層的產生、 DRC 規則檢查、 LVS 晶體管的識別和連接關系的定義等；
了解簡單的 DRC 規則檢查，如寬度、間距、包含關系的檢查；
了解一些復雜的 DRC 檢查，如天線規則、電流流向規則；
如何做網表對網表的比較、版圖對版圖的比較；
定義并定位 LVS 的相關問題：短路和開路、懸空或孤立的 nets 、 pin swapping 、軟連接和標示字等問題；
2， 如何編寫 Calibre xRC 所需的文件；
如何使用 Calibre xRC 進行寄生參數提取，產生 Lumped － C 、 Distributed RC 和 RCC 網表等；
如何分析 Calibre xRC 的報告和了解提取出來的網表結果等；
了解 Calibre xRC 與其他 EDA 供應商的工具的接口。
第二部分 Cliosoft
1、大規模集成電路設計現狀
2、Cliosoft系統架構
3、Cliosoft產品模塊
4、Cliosoft的優勢：
（1）版本管理及控制：
① 業內完整的版本控制工具，具有Dynamic link及Smart Cache強大功能；
② 提供Ascii、Verilog,VHDL,Schematic（cadence），Layout（cadence）格式文件不同版本比對，不同文件比對功能；
③ 可以完整的獲得所有使用者檔案修改，增減，開啟等記錄；
④ 單鍵標注（Tag）整個工作目錄下所使用的版本；
⑤ 資料庫快照（Snapshot）設置及查找；
⑥ 任一版本的調用；
（2）設計協作：
a. 提供佳異地合作功能；
b. 改善工程師之間的協同問題；
c. 數據共享；
（3）安全控制：
① 可以任意任務分組，控制組員可讀寫之目錄及檔案；
② 2 授權等完整的安全控制機制；
（4）軟件集成以及硬件資源合理應用：
a. 2 提供命令模式，易于與EDA工具整合；
b. 2 與Cadence DFii，Spingsoft Laker，Mentor icstudio，Synopsys CustomDesigner無縫結合；
c. 2 可以節省硬件的支出，讓系統管理員更有效的控制資料的管理與儲存；
d. 2 對于硬件和軟件的設計資源，設計者可以更有效的取得及應用；
加入高級會員獲得助教答疑
