国产乱码精品_欧美私模裸体表演在线观看_久久精品国产久精国产_美女亚洲一区

      集成電路IC設(shè)計(jì)培訓(xùn)

1、IC前端設(shè)計(jì)詳細(xì)流程介紹

演示和介紹IC芯片前端，從產(chǎn)品分析、功能劃分到芯片綜合、形式驗(yàn)以及靜態(tài)時(shí)序分析的詳細(xì)開發(fā)流程。

2、Unix基本應(yīng)用

講述Unix的基本文件目錄結(jié)構(gòu)、文件編譯器、常用命令，以及項(xiàng)目的database結(jié)構(gòu)和版本管理基礎(chǔ)。

3、代碼編寫及技巧

系統(tǒng)介紹verilog語法規(guī)范、語言與電路實(shí)現(xiàn)之關(guān)系，以及RTL技術(shù)、RTL代碼編寫技巧、控制單元和數(shù)據(jù)通路單元的實(shí)現(xiàn)技巧、基于Verilog語言的測試編碼技巧，功能驗(yàn)及Testbench搭建的技巧。

4、綜合技術(shù)

講述綜合基礎(chǔ)、組合電路與時(shí)序電路、基于TCL的綜合流程、綜合策略、設(shè)計(jì)環(huán)境和設(shè)計(jì)約束的制定、綜合優(yōu)化的技巧、實(shí)現(xiàn)優(yōu)化結(jié)果的可綜合代碼編寫技術(shù)等。

5、可測試設(shè)計(jì)技術(shù)

基于SynopsysDFTcompiler的DFT技術(shù)，介紹可測性設(shè)計(jì)技術(shù)、組合電路和時(shí)序電路的測試方法、基于TCL的DFT設(shè)計(jì)實(shí)現(xiàn)的基本流程。

6、靜態(tài)時(shí)序分析技術(shù)

基于SynopsysPT的靜態(tài)時(shí)序分析技術(shù)，介紹靜態(tài)時(shí)序分析、基于TCL技術(shù)的處理過程和常用的時(shí)序分析方法。

7、一致性驗(yàn)技術(shù)介紹

介紹一致性驗(yàn)技術(shù)，使學(xué)員了解基于SynopsysFormality的一致性驗(yàn)方法。

8、Cache控制器專題項(xiàng)目

9、實(shí)際電流鏡設(shè)計(jì)

10、基準(zhǔn)源設(shè)計(jì)與hspice使用技巧

11、運(yùn)放設(shè)計(jì)與hspice使用技巧，二級運(yùn)放，RC二級運(yùn)放

12、比較器、振蕩器設(shè)計(jì)

13、電源系統(tǒng)設(shè)計(jì)（LD0）原理、結(jié)構(gòu)、設(shè)計(jì)

14、VirtuosoLE使用與drc,lvs、版圖設(shè)計(jì)實(shí)例

15、電源系統(tǒng)設(shè)計(jì)（DC-DC）